b08cc256566c05d39f35b0e84f8d7b3d53ea3298
[openssl.git] / crypto / rc4 / asm / rc4-x86_64.pl
1 #!/usr/bin/env perl
2 #
3 # ====================================================================
4 # Written by Andy Polyakov <appro@fy.chalmers.se> for the OpenSSL
5 # project. The module is, however, dual licensed under OpenSSL and
6 # CRYPTOGAMS licenses depending on where you obtain it. For further
7 # details see http://www.openssl.org/~appro/cryptogams/.
8 # ====================================================================
9 #
10 # July 2004
11 #
12 # 2.22x RC4 tune-up:-) It should be noted though that my hand [as in
13 # "hand-coded assembler"] doesn't stand for the whole improvement
14 # coefficient. It turned out that eliminating RC4_CHAR from config
15 # line results in ~40% improvement (yes, even for C implementation).
16 # Presumably it has everything to do with AMD cache architecture and
17 # RAW or whatever penalties. Once again! The module *requires* config
18 # line *without* RC4_CHAR! As for coding "secret," I bet on partial
19 # register arithmetics. For example instead of 'inc %r8; and $255,%r8'
20 # I simply 'inc %r8b'. Even though optimization manual discourages
21 # to operate on partial registers, it turned out to be the best bet.
22 # At least for AMD... How IA32E would perform remains to be seen...
23
24 # November 2004
25 #
26 # As was shown by Marc Bevand reordering of couple of load operations
27 # results in even higher performance gain of 3.3x:-) At least on
28 # Opteron... For reference, 1x in this case is RC4_CHAR C-code
29 # compiled with gcc 3.3.2, which performs at ~54MBps per 1GHz clock.
30 # Latter means that if you want to *estimate* what to expect from
31 # *your* Opteron, then multiply 54 by 3.3 and clock frequency in GHz.
32
33 # November 2004
34 #
35 # Intel P4 EM64T core was found to run the AMD64 code really slow...
36 # The only way to achieve comparable performance on P4 was to keep
37 # RC4_CHAR. Kind of ironic, huh? As it's apparently impossible to
38 # compose blended code, which would perform even within 30% marginal
39 # on either AMD and Intel platforms, I implement both cases. See
40 # rc4_skey.c for further details...
41
42 # April 2005
43 #
44 # P4 EM64T core appears to be "allergic" to 64-bit inc/dec. Replacing 
45 # those with add/sub results in 50% performance improvement of folded
46 # loop...
47
48 # May 2005
49 #
50 # As was shown by Zou Nanhai loop unrolling can improve Intel EM64T
51 # performance by >30% [unlike P4 32-bit case that is]. But this is
52 # provided that loads are reordered even more aggressively! Both code
53 # pathes, AMD64 and EM64T, reorder loads in essentially same manner
54 # as my IA-64 implementation. On Opteron this resulted in modest 5%
55 # improvement [I had to test it], while final Intel P4 performance
56 # achieves respectful 432MBps on 2.8GHz processor now. For reference.
57 # If executed on Xeon, current RC4_CHAR code-path is 2.7x faster than
58 # RC4_INT code-path. While if executed on Opteron, it's only 25%
59 # slower than the RC4_INT one [meaning that if CPU ยต-arch detection
60 # is not implemented, then this final RC4_CHAR code-path should be
61 # preferred, as it provides better *all-round* performance].
62
63 # March 2007
64 #
65 # Intel Core2 was observed to perform poorly on both code paths:-( It
66 # apparently suffers from some kind of partial register stall, which
67 # occurs in 64-bit mode only [as virtually identical 32-bit loop was
68 # observed to outperform 64-bit one by almost 50%]. Adding two movzb to
69 # cloop1 boosts its performance by 80%! This loop appears to be optimal
70 # fit for Core2 and therefore the code was modified to skip cloop8 on
71 # this CPU.
72
73 # May 2010
74 #
75 # Intel Westmere was observed to perform suboptimally. Adding yet
76 # another movzb to cloop1 improved performance by almost 50%! Core2
77 # performance is improved too, but nominally...
78
79 # May 2011
80 #
81 # The only code path that was not modified is P4-specific one. New
82 # AMD code path is inspired by and Intel optimization is heavily
83 # based on submission from Maxim Locktyukhin of Intel. Current
84 # performance in cycles per processed byte (less is better) and
85 # improvement coefficients relative to previous version of this
86 # module are:
87 #
88 # Opteron       5.3/+0%
89 # P4            6.5
90 # Core2         6.2/+15%(*)
91 # Westmere      4.2/+60%
92 # Sandy Bridge  4.2/+120%
93 # Atom          9.3/+80%
94 #
95 # (*)   Note that this result is ~15% lower than result for 32-bit
96 #       code, meaning that it's possible to improve it, but it's
97 #       more than likely at the cost of the others...
98
99 $flavour = shift;
100 $output  = shift;
101 if ($flavour =~ /\./) { $output = $flavour; undef $flavour; }
102
103 $win64=0; $win64=1 if ($flavour =~ /[nm]asm|mingw64/ || $output =~ /\.asm$/);
104
105 $0 =~ m/(.*[\/\\])[^\/\\]+$/; $dir=$1;
106 ( $xlate="${dir}x86_64-xlate.pl" and -f $xlate ) or
107 ( $xlate="${dir}../../perlasm/x86_64-xlate.pl" and -f $xlate) or
108 die "can't locate x86_64-xlate.pl";
109
110 open STDOUT,"| $^X $xlate $flavour $output";
111
112 $dat="%rdi";        # arg1
113 $len="%rsi";        # arg2
114 $inp="%rdx";        # arg3
115 $out="%rcx";        # arg4
116
117 {
118 $code=<<___;
119 .text
120
121 .globl  RC4
122 .type   RC4,\@function,4
123 .align  16
124 RC4:    or      $len,$len
125         jne     .Lentry
126         ret
127 .Lentry:
128         push    %rbx
129         push    %r12
130         push    %r13
131 .Lprologue:
132         mov     $len,%r11
133         mov     $inp,%r12
134         mov     $out,%r13
135 ___
136 my $len="%r11";         # reassign input arguments
137 my $inp="%r12";
138 my $out="%r13";
139
140 my @XX=("%r10","%rsi");
141 my @TX=("%rax","%rbx");
142 my $YY="%rcx";
143 my $TY="%rdx";
144
145 $code.=<<___;
146         xor     $XX[0],$XX[0]
147         xor     $YY,$YY
148
149         lea     8($dat),$dat
150         mov     -8($dat),$XX[0]#b
151         mov     -4($dat),$YY#b
152         cmpl    \$-1,256($dat)
153         je      .LRC4_CHAR
154         mov     OPENSSL_ia32cap_P(%rip),%r8d
155         xor     $TX[1],$TX[1]
156         inc     $XX[0]#b
157         sub     $XX[0],$TX[1]
158         sub     $inp,$out
159         movl    ($dat,$XX[0],4),$TX[0]#d
160         test    \$-16,$len
161         jz      .Lloop1
162         bt      \$30,%r8d       # Intel CPU Family 6
163         jc      .L16x
164         and     \$7,$TX[1]
165         lea     1($XX[0]),$XX[1]
166         jz      .Loop8
167         sub     $TX[1],$len
168 .Loop8_warmup:
169         add     $TX[0]#b,$YY#b
170         movl    ($dat,$YY,4),$TY#d
171         movl    $TX[0]#d,($dat,$YY,4)
172         movl    $TY#d,($dat,$XX[0],4)
173         add     $TY#b,$TX[0]#b
174         inc     $XX[0]#b
175         movl    ($dat,$TX[0],4),$TY#d
176         movl    ($dat,$XX[0],4),$TX[0]#d
177         xorb    ($inp),$TY#b
178         movb    $TY#b,($out,$inp)
179         lea     1($inp),$inp
180         dec     $TX[1]
181         jnz     .Loop8_warmup
182
183         lea     1($XX[0]),$XX[1]
184         jmp     .Loop8
185 .align  16
186 .Loop8:
187 ___
188 for ($i=0;$i<8;$i++) {
189 $code.=<<___ if ($i==7);
190         add     \$8,$XX[1]#b
191 ___
192 $code.=<<___;
193         add     $TX[0]#b,$YY#b
194         movl    ($dat,$YY,4),$TY#d
195         movl    $TX[0]#d,($dat,$YY,4)
196         movl    `4*($i==7?-1:$i)`($dat,$XX[1],4),$TX[1]#d
197         ror     \$8,%r8                         # ror is redundant when $i=0
198         movl    $TY#d,4*$i($dat,$XX[0],4)
199         add     $TX[0]#b,$TY#b
200         movb    ($dat,$TY,4),%r8b
201 ___
202 push(@TX,shift(@TX)); #push(@XX,shift(@XX));    # "rotate" registers
203 }
204 $code.=<<___;
205         add     \$8,$XX[0]#b
206         ror     \$8,%r8
207         sub     \$8,$len
208
209         xor     ($inp),%r8
210         mov     %r8,($out,$inp)
211         lea     8($inp),$inp
212
213         test    \$-8,$len
214         jnz     .Loop8
215         cmp     \$0,$len
216         jne     .Lloop1
217         jmp     .Lexit
218
219 .align  16
220 .L16x:
221         test    \$-32,$len
222         jz      .Lloop1
223         and     \$15,$TX[1]
224         jz      .Loop16_is_hot
225         sub     $TX[1],$len
226 .Loop16_warmup:
227         add     $TX[0]#b,$YY#b
228         movl    ($dat,$YY,4),$TY#d
229         movl    $TX[0]#d,($dat,$YY,4)
230         movl    $TY#d,($dat,$XX[0],4)
231         add     $TY#b,$TX[0]#b
232         inc     $XX[0]#b
233         movl    ($dat,$TX[0],4),$TY#d
234         movl    ($dat,$XX[0],4),$TX[0]#d
235         xorb    ($inp),$TY#b
236         movb    $TY#b,($out,$inp)
237         lea     1($inp),$inp
238         dec     $TX[1]
239         jnz     .Loop16_warmup
240
241         mov     $YY,$TX[1]
242         xor     $YY,$YY
243         mov     $TX[1]#b,$YY#b
244
245 .Loop16_is_hot:
246         lea     ($dat,$XX[0],4),$XX[1]
247 ___
248 sub RC4_loop {
249   my $i=shift;
250   my $j=$i<0?0:$i;
251   my $xmm="%xmm".($j&1);
252
253     $code.="    add     \$16,$XX[0]#b\n"                if ($i==15);
254     $code.="    movdqu  ($inp),%xmm2\n"                 if ($i==15);
255     $code.="    add     $TX[0]#b,$YY#b\n"               if ($i<=0);
256     $code.="    movl    ($dat,$YY,4),$TY#d\n";
257     $code.="    pxor    %xmm0,%xmm2\n"                  if ($i==0);
258     $code.="    psllq   \$8,%xmm1\n"                    if ($i==0);
259     $code.="    pxor    $xmm,$xmm\n"                    if ($i<=1);
260     $code.="    movl    $TX[0]#d,($dat,$YY,4)\n";
261     $code.="    add     $TY#b,$TX[0]#b\n";
262     $code.="    movl    `4*($j+1)`($XX[1]),$TX[1]#d\n"  if ($i<15);
263     $code.="    movz    $TX[0]#b,$TX[0]#d\n";
264     $code.="    movl    $TY#d,4*$j($XX[1])\n";
265     $code.="    pxor    %xmm1,%xmm2\n"                  if ($i==0);
266     $code.="    lea     ($dat,$XX[0],4),$XX[1]\n"       if ($i==15);
267     $code.="    add     $TX[1]#b,$YY#b\n"               if ($i<15);
268     $code.="    pinsrw  \$`($j>>1)&7`,($dat,$TX[0],4),$xmm\n";
269     $code.="    movdqu  %xmm2,($out,$inp)\n"            if ($i==0);
270     $code.="    lea     16($inp),$inp\n"                if ($i==0);
271     $code.="    movl    ($XX[1]),$TX[1]#d\n"            if ($i==15);
272 }
273         RC4_loop(-1);
274 $code.=<<___;
275         jmp     .Loop16_enter
276 .align  16
277 .Loop16:
278 ___
279
280 for ($i=0;$i<16;$i++) {
281     $code.=".Loop16_enter:\n"           if ($i==1);
282         RC4_loop($i);
283         push(@TX,shift(@TX));           # "rotate" registers
284 }
285 $code.=<<___;
286         mov     $YY,$TX[1]
287         xor     $YY,$YY                 # keyword to partial register
288         sub     \$16,$len
289         mov     $TX[1]#b,$YY#b
290         test    \$-16,$len
291         jnz     .Loop16
292
293         psllq   \$8,%xmm1
294         pxor    %xmm0,%xmm2
295         pxor    %xmm1,%xmm2
296         movdqu  %xmm2,($out,$inp)
297         lea     16($inp),$inp
298
299         cmp     \$0,$len
300         jne     .Lloop1
301         jmp     .Lexit
302
303 .align  16
304 .Lloop1:
305         add     $TX[0]#b,$YY#b
306         movl    ($dat,$YY,4),$TY#d
307         movl    $TX[0]#d,($dat,$YY,4)
308         movl    $TY#d,($dat,$XX[0],4)
309         add     $TY#b,$TX[0]#b
310         inc     $XX[0]#b
311         movl    ($dat,$TX[0],4),$TY#d
312         movl    ($dat,$XX[0],4),$TX[0]#d
313         xorb    ($inp),$TY#b
314         movb    $TY#b,($out,$inp)
315         lea     1($inp),$inp
316         dec     $len
317         jnz     .Lloop1
318         jmp     .Lexit
319
320 .align  16
321 .LRC4_CHAR:
322         add     \$1,$XX[0]#b
323         movzb   ($dat,$XX[0]),$TX[0]#d
324         test    \$-8,$len
325         jz      .Lcloop1
326         jmp     .Lcloop8
327 .align  16
328 .Lcloop8:
329         mov     ($inp),%r8d
330         mov     4($inp),%r9d
331 ___
332 # unroll 2x4-wise, because 64-bit rotates kill Intel P4...
333 for ($i=0;$i<4;$i++) {
334 $code.=<<___;
335         add     $TX[0]#b,$YY#b
336         lea     1($XX[0]),$XX[1]
337         movzb   ($dat,$YY),$TY#d
338         movzb   $XX[1]#b,$XX[1]#d
339         movzb   ($dat,$XX[1]),$TX[1]#d
340         movb    $TX[0]#b,($dat,$YY)
341         cmp     $XX[1],$YY
342         movb    $TY#b,($dat,$XX[0])
343         jne     .Lcmov$i                        # Intel cmov is sloooow...
344         mov     $TX[0],$TX[1]
345 .Lcmov$i:
346         add     $TX[0]#b,$TY#b
347         xor     ($dat,$TY),%r8b
348         ror     \$8,%r8d
349 ___
350 push(@TX,shift(@TX)); push(@XX,shift(@XX));     # "rotate" registers
351 }
352 for ($i=4;$i<8;$i++) {
353 $code.=<<___;
354         add     $TX[0]#b,$YY#b
355         lea     1($XX[0]),$XX[1]
356         movzb   ($dat,$YY),$TY#d
357         movzb   $XX[1]#b,$XX[1]#d
358         movzb   ($dat,$XX[1]),$TX[1]#d
359         movb    $TX[0]#b,($dat,$YY)
360         cmp     $XX[1],$YY
361         movb    $TY#b,($dat,$XX[0])
362         jne     .Lcmov$i                        # Intel cmov is sloooow...
363         mov     $TX[0],$TX[1]
364 .Lcmov$i:
365         add     $TX[0]#b,$TY#b
366         xor     ($dat,$TY),%r9b
367         ror     \$8,%r9d
368 ___
369 push(@TX,shift(@TX)); push(@XX,shift(@XX));     # "rotate" registers
370 }
371 $code.=<<___;
372         lea     -8($len),$len
373         mov     %r8d,($out)
374         lea     8($inp),$inp
375         mov     %r9d,4($out)
376         lea     8($out),$out
377
378         test    \$-8,$len
379         jnz     .Lcloop8
380         cmp     \$0,$len
381         jne     .Lcloop1
382         jmp     .Lexit
383 ___
384 $code.=<<___;
385 .align  16
386 .Lcloop1:
387         add     $TX[0]#b,$YY#b
388         movzb   $YY#b,$YY#d
389         movzb   ($dat,$YY),$TY#d
390         movb    $TX[0]#b,($dat,$YY)
391         movb    $TY#b,($dat,$XX[0])
392         add     $TX[0]#b,$TY#b
393         add     \$1,$XX[0]#b
394         movzb   $TY#b,$TY#d
395         movzb   $XX[0]#b,$XX[0]#d
396         movzb   ($dat,$TY),$TY#d
397         movzb   ($dat,$XX[0]),$TX[0]#d
398         xorb    ($inp),$TY#b
399         lea     1($inp),$inp
400         movb    $TY#b,($out)
401         lea     1($out),$out
402         sub     \$1,$len
403         jnz     .Lcloop1
404         jmp     .Lexit
405
406 .align  16
407 .Lexit:
408         sub     \$1,$XX[0]#b
409         movl    $XX[0]#d,-8($dat)
410         movl    $YY#d,-4($dat)
411
412         mov     (%rsp),%r13
413         mov     8(%rsp),%r12
414         mov     16(%rsp),%rbx
415         add     \$24,%rsp
416 .Lepilogue:
417         ret
418 .size   RC4,.-RC4
419 ___
420 }
421
422 $idx="%r8";
423 $ido="%r9";
424
425 $code.=<<___;
426 .extern OPENSSL_ia32cap_P
427 .globl  RC4_set_key
428 .type   RC4_set_key,\@function,3
429 .align  16
430 RC4_set_key:
431         lea     8($dat),$dat
432         lea     ($inp,$len),$inp
433         neg     $len
434         mov     $len,%rcx
435         xor     %eax,%eax
436         xor     $ido,$ido
437         xor     %r10,%r10
438         xor     %r11,%r11
439
440         mov     OPENSSL_ia32cap_P(%rip),$idx#d
441         bt      \$20,$idx#d     # Intel CPU
442         jnc     .Lw1stloop
443         bt      \$30,$idx#d     # Intel CPU Family 6
444         jnc     .Lc1stloop
445         jmp     .Lw1stloop
446
447 .align  16
448 .Lw1stloop:
449         mov     %eax,($dat,%rax,4)
450         add     \$1,%al
451         jnc     .Lw1stloop
452
453         xor     $ido,$ido
454         xor     $idx,$idx
455 .align  16
456 .Lw2ndloop:
457         mov     ($dat,$ido,4),%r10d
458         add     ($inp,$len,1),$idx#b
459         add     %r10b,$idx#b
460         add     \$1,$len
461         mov     ($dat,$idx,4),%r11d
462         cmovz   %rcx,$len
463         mov     %r10d,($dat,$idx,4)
464         mov     %r11d,($dat,$ido,4)
465         add     \$1,$ido#b
466         jnc     .Lw2ndloop
467         jmp     .Lexit_key
468
469 .align  16
470 .Lc1stloop:
471         mov     %al,($dat,%rax)
472         add     \$1,%al
473         jnc     .Lc1stloop
474
475         xor     $ido,$ido
476         xor     $idx,$idx
477 .align  16
478 .Lc2ndloop:
479         mov     ($dat,$ido),%r10b
480         add     ($inp,$len),$idx#b
481         add     %r10b,$idx#b
482         add     \$1,$len
483         mov     ($dat,$idx),%r11b
484         jnz     .Lcnowrap
485         mov     %rcx,$len
486 .Lcnowrap:
487         mov     %r10b,($dat,$idx)
488         mov     %r11b,($dat,$ido)
489         add     \$1,$ido#b
490         jnc     .Lc2ndloop
491         movl    \$-1,256($dat)
492
493 .align  16
494 .Lexit_key:
495         xor     %eax,%eax
496         mov     %eax,-8($dat)
497         mov     %eax,-4($dat)
498         ret
499 .size   RC4_set_key,.-RC4_set_key
500
501 .globl  RC4_options
502 .type   RC4_options,\@abi-omnipotent
503 .align  16
504 RC4_options:
505         lea     .Lopts(%rip),%rax
506         mov     OPENSSL_ia32cap_P(%rip),%edx
507         bt      \$20,%edx
508         jnc     .Ldone
509         add     \$12,%rax
510         bt      \$30,%edx
511         jnc     .Ldone
512         add     \$13,%rax
513 .Ldone:
514         ret
515 .align  64
516 .Lopts:
517 .asciz  "rc4(8x,int)"
518 .asciz  "rc4(8x,char)"
519 .asciz  "rc4(16x,int)"
520 .asciz  "RC4 for x86_64, CRYPTOGAMS by <appro\@openssl.org>"
521 .align  64
522 .size   RC4_options,.-RC4_options
523 ___
524
525 # EXCEPTION_DISPOSITION handler (EXCEPTION_RECORD *rec,ULONG64 frame,
526 #               CONTEXT *context,DISPATCHER_CONTEXT *disp)
527 if ($win64) {
528 $rec="%rcx";
529 $frame="%rdx";
530 $context="%r8";
531 $disp="%r9";
532
533 $code.=<<___;
534 .extern __imp_RtlVirtualUnwind
535 .type   stream_se_handler,\@abi-omnipotent
536 .align  16
537 stream_se_handler:
538         push    %rsi
539         push    %rdi
540         push    %rbx
541         push    %rbp
542         push    %r12
543         push    %r13
544         push    %r14
545         push    %r15
546         pushfq
547         sub     \$64,%rsp
548
549         mov     120($context),%rax      # pull context->Rax
550         mov     248($context),%rbx      # pull context->Rip
551
552         lea     .Lprologue(%rip),%r10
553         cmp     %r10,%rbx               # context->Rip<prologue label
554         jb      .Lin_prologue
555
556         mov     152($context),%rax      # pull context->Rsp
557
558         lea     .Lepilogue(%rip),%r10
559         cmp     %r10,%rbx               # context->Rip>=epilogue label
560         jae     .Lin_prologue
561
562         lea     24(%rax),%rax
563
564         mov     -8(%rax),%rbx
565         mov     -16(%rax),%r12
566         mov     -24(%rax),%r13
567         mov     %rbx,144($context)      # restore context->Rbx
568         mov     %r12,216($context)      # restore context->R12
569         mov     %r13,224($context)      # restore context->R13
570
571 .Lin_prologue:
572         mov     8(%rax),%rdi
573         mov     16(%rax),%rsi
574         mov     %rax,152($context)      # restore context->Rsp
575         mov     %rsi,168($context)      # restore context->Rsi
576         mov     %rdi,176($context)      # restore context->Rdi
577
578         jmp     .Lcommon_seh_exit
579 .size   stream_se_handler,.-stream_se_handler
580
581 .type   key_se_handler,\@abi-omnipotent
582 .align  16
583 key_se_handler:
584         push    %rsi
585         push    %rdi
586         push    %rbx
587         push    %rbp
588         push    %r12
589         push    %r13
590         push    %r14
591         push    %r15
592         pushfq
593         sub     \$64,%rsp
594
595         mov     152($context),%rax      # pull context->Rsp
596         mov     8(%rax),%rdi
597         mov     16(%rax),%rsi
598         mov     %rsi,168($context)      # restore context->Rsi
599         mov     %rdi,176($context)      # restore context->Rdi
600
601 .Lcommon_seh_exit:
602
603         mov     40($disp),%rdi          # disp->ContextRecord
604         mov     $context,%rsi           # context
605         mov     \$154,%ecx              # sizeof(CONTEXT)
606         .long   0xa548f3fc              # cld; rep movsq
607
608         mov     $disp,%rsi
609         xor     %rcx,%rcx               # arg1, UNW_FLAG_NHANDLER
610         mov     8(%rsi),%rdx            # arg2, disp->ImageBase
611         mov     0(%rsi),%r8             # arg3, disp->ControlPc
612         mov     16(%rsi),%r9            # arg4, disp->FunctionEntry
613         mov     40(%rsi),%r10           # disp->ContextRecord
614         lea     56(%rsi),%r11           # &disp->HandlerData
615         lea     24(%rsi),%r12           # &disp->EstablisherFrame
616         mov     %r10,32(%rsp)           # arg5
617         mov     %r11,40(%rsp)           # arg6
618         mov     %r12,48(%rsp)           # arg7
619         mov     %rcx,56(%rsp)           # arg8, (NULL)
620         call    *__imp_RtlVirtualUnwind(%rip)
621
622         mov     \$1,%eax                # ExceptionContinueSearch
623         add     \$64,%rsp
624         popfq
625         pop     %r15
626         pop     %r14
627         pop     %r13
628         pop     %r12
629         pop     %rbp
630         pop     %rbx
631         pop     %rdi
632         pop     %rsi
633         ret
634 .size   key_se_handler,.-key_se_handler
635
636 .section        .pdata
637 .align  4
638         .rva    .LSEH_begin_RC4
639         .rva    .LSEH_end_RC4
640         .rva    .LSEH_info_RC4
641
642         .rva    .LSEH_begin_RC4_set_key
643         .rva    .LSEH_end_RC4_set_key
644         .rva    .LSEH_info_RC4_set_key
645
646 .section        .xdata
647 .align  8
648 .LSEH_info_RC4:
649         .byte   9,0,0,0
650         .rva    stream_se_handler
651 .LSEH_info_RC4_set_key:
652         .byte   9,0,0,0
653         .rva    key_se_handler
654 ___
655 }
656
657 sub reg_part {
658 my ($reg,$conv)=@_;
659     if ($reg =~ /%r[0-9]+/)     { $reg .= $conv; }
660     elsif ($conv eq "b")        { $reg =~ s/%[er]([^x]+)x?/%$1l/;       }
661     elsif ($conv eq "w")        { $reg =~ s/%[er](.+)/%$1/;             }
662     elsif ($conv eq "d")        { $reg =~ s/%[er](.+)/%e$1/;            }
663     return $reg;
664 }
665
666 $code =~ s/(%[a-z0-9]+)#([bwd])/reg_part($1,$2)/gem;
667 $code =~ s/\`([^\`]*)\`/eval $1/gem;
668
669 print $code;
670
671 close STDOUT;