crypto/sparc_arch.h

   1 #ifndef __SPARC_ARCH_H__
   2 # define __SPARC_ARCH_H__
   3
   4 # define SPARCV9_TICK_PRIVILEGED (1<<0)
   5 # define SPARCV9_PREFER_FPU      (1<<1)
   6 # define SPARCV9_VIS1            (1<<2)
   7 # define SPARCV9_VIS2            (1<<3)/* reserved */
   8 # define SPARCV9_FMADD           (1<<4)/* reserved for SPARC64 V */
   9 # define SPARCV9_BLK             (1<<5)/* VIS1 block copy */
  10 # define SPARCV9_VIS3            (1<<6)
  11 # define SPARCV9_RANDOM          (1<<7)
  12 # define SPARCV9_64BIT_STACK     (1<<8)
  13 # define SPARCV9_FJAESX          (1<<9)/* Fujitsu SPARC64 X AES */
  14
  15 /*
  16  * OPENSSL_sparcv9cap_P[1] is copy of Compatibility Feature Register,
  17  * %asr26, SPARC-T4 and later. There is no SPARCV9_CFR bit in
  18  * OPENSSL_sparcv9cap_P[0], as %cfr copy is sufficient...
  19  */
  20 # define CFR_AES         0x00000001/* Supports AES opcodes */
  21 # define CFR_DES         0x00000002/* Supports DES opcodes */
  22 # define CFR_KASUMI      0x00000004/* Supports KASUMI opcodes */
  23 # define CFR_CAMELLIA    0x00000008/* Supports CAMELLIA opcodes */
  24 # define CFR_MD5         0x00000010/* Supports MD5 opcodes */
  25 # define CFR_SHA1        0x00000020/* Supports SHA1 opcodes */
  26 # define CFR_SHA256      0x00000040/* Supports SHA256 opcodes */
  27 # define CFR_SHA512      0x00000080/* Supports SHA512 opcodes */
  28 # define CFR_MPMUL       0x00000100/* Supports MPMUL opcodes */
  29 # define CFR_MONTMUL     0x00000200/* Supports MONTMUL opcodes */
  30 # define CFR_MONTSQR     0x00000400/* Supports MONTSQR opcodes */
  31 # define CFR_CRC32C      0x00000800/* Supports CRC32C opcodes */
  32
  33 # if defined(OPENSSL_PIC) && !defined(__PIC__)
  34 #  define __PIC__
  35 # endif
  36
  37 # if defined(__SUNPRO_C) && defined(__sparcv9) && !defined(__arch64__)
  38 #  define __arch64__
  39 # endif
  40
  41 # define SPARC_PIC_THUNK(reg)    \
  42         .align  32;             \
  43 .Lpic_thunk:                    \
  44         jmp     %o7 + 8;        \
  45          add    %o7, reg, reg;
  46
  47 # define SPARC_PIC_THUNK_CALL(reg)                       \
  48         sethi   %hi(_GLOBAL_OFFSET_TABLE_-4), reg;      \
  49         call    .Lpic_thunk;                            \
  50          or     reg, %lo(_GLOBAL_OFFSET_TABLE_+4), reg;
  51
  52 # if 1
  53 #  define SPARC_SETUP_GOT_REG(reg)       SPARC_PIC_THUNK_CALL(reg)
  54 # else
  55 #  define SPARC_SETUP_GOT_REG(reg)       \
  56         sethi   %hi(_GLOBAL_OFFSET_TABLE_-4), reg;      \
  57         call    .+8;                                    \
  58         or      reg,%lo(_GLOBAL_OFFSET_TABLE_+4), reg;  \
  59         add     %o7, reg, reg
  60 # endif
  61
  62 # if defined(__arch64__)
  63
  64 #  define SPARC_LOAD_ADDRESS(SYM, reg)   \
  65         setx    SYM, %o7, reg;
  66 #  define LDPTR          ldx
  67 #  define SIZE_T_CC      %xcc
  68 #  define STACK_FRAME    192
  69 #  define STACK_BIAS     2047
  70 #  define STACK_7thARG   (STACK_BIAS+176)
  71
  72 # else
  73
  74 #  define SPARC_LOAD_ADDRESS(SYM, reg)   \
  75         set     SYM, reg;
  76 #  define LDPTR          ld
  77 #  define SIZE_T_CC      %icc
  78 #  define STACK_FRAME    112
  79 #  define STACK_BIAS     0
  80 #  define STACK_7thARG   92
  81 #  define SPARC_LOAD_ADDRESS_LEAF(SYM,reg,tmp) SPARC_LOAD_ADDRESS(SYM,reg)
  82
  83 # endif
  84
  85 # ifdef __PIC__
  86 #  undef SPARC_LOAD_ADDRESS
  87 #  undef SPARC_LOAD_ADDRESS_LEAF
  88 #  define SPARC_LOAD_ADDRESS(SYM, reg)   \
  89         SPARC_SETUP_GOT_REG(reg);       \
  90         sethi   %hi(SYM), %o7;          \
  91         or      %o7, %lo(SYM), %o7;     \
  92         LDPTR   [reg + %o7], reg;
  93 # endif
  94
  95 # ifndef SPARC_LOAD_ADDRESS_LEAF
  96 #  define SPARC_LOAD_ADDRESS_LEAF(SYM, reg, tmp) \
  97         mov     %o7, tmp;                       \
  98         SPARC_LOAD_ADDRESS(SYM, reg)            \
  99         mov     tmp, %o7;
 100 # endif
 101
 102 #endif                          /* __SPARC_ARCH_H__ */