SPARCv9 assembly pack: harmonize ABI handling (so that it's handled in one
[openssl.git] / crypto / sparc_arch.h
1 #ifndef __SPARC_ARCH_H__
2 #define __SPARC_ARCH_H__
3
4 #define SPARCV9_TICK_PRIVILEGED (1<<0)
5 #define SPARCV9_PREFER_FPU      (1<<1)
6 #define SPARCV9_VIS1            (1<<2)
7 #define SPARCV9_VIS2            (1<<3)  /* reserved */
8 #define SPARCV9_FMADD           (1<<4)  /* reserved for SPARC64 V */
9 #define SPARCV9_BLK             (1<<5)  /* VIS1 block copy */
10 #define SPARCV9_VIS3            (1<<6)
11 #define SPARCV9_RANDOM          (1<<7)
12
13 /*
14  * OPENSSL_sparcv9cap_P[1] is copy of Compatibility Feature Register,
15  * %asr26, SPARC-T4 and later. There is no SPARCV9_CFR bit in
16  * OPENSSL_sparcv9cap_P[0], as %cfr copy is sufficient...
17  */
18 #define CFR_AES         0x00000001 /* Supports AES opcodes     */
19 #define CFR_DES         0x00000002 /* Supports DES opcodes     */
20 #define CFR_KASUMI      0x00000004 /* Supports KASUMI opcodes  */
21 #define CFR_CAMELLIA    0x00000008 /* Supports CAMELLIA opcodes*/
22 #define CFR_MD5         0x00000010 /* Supports MD5 opcodes     */
23 #define CFR_SHA1        0x00000020 /* Supports SHA1 opcodes    */
24 #define CFR_SHA256      0x00000040 /* Supports SHA256 opcodes  */
25 #define CFR_SHA512      0x00000080 /* Supports SHA512 opcodes  */
26 #define CFR_MPMUL       0x00000100 /* Supports MPMUL opcodes   */
27 #define CFR_MONTMUL     0x00000200 /* Supports MONTMUL opcodes */
28 #define CFR_MONTSQR     0x00000400 /* Supports MONTSQR opcodes */
29 #define CFR_CRC32C      0x00000800 /* Supports CRC32C opcodes  */
30
31 #if defined(OPENSSL_PIC) && !defined(__PIC__)
32 # define __PIC__
33 #endif
34
35 #if defined(__SUNPRO_C) && defined(__sparcv9) && !defined(__arch64__)
36 # define __arch64__
37 #endif
38
39 #define SPARC_PIC_THUNK(reg)    \
40         .align  32;             \
41 .Lpic_thunk:                    \
42         jmp     %o7 + 8;        \
43          add    %o7, reg, reg;
44
45 #define SPARC_PIC_THUNK_CALL(reg)                       \
46         sethi   %hi(_GLOBAL_OFFSET_TABLE_-4), reg;      \
47         call    .Lpic_thunk;                            \
48          or     reg, %lo(_GLOBAL_OFFSET_TABLE_+4), reg;
49
50 #if 1
51 # define SPARC_SETUP_GOT_REG(reg)       SPARC_PIC_THUNK_CALL(reg)
52 #else
53 # define SPARC_SETUP_GOT_REG(reg)       \
54         sethi   %hi(_GLOBAL_OFFSET_TABLE_-4), reg;      \
55         call    .+8;                                    \
56         or      reg,%lo(_GLOBAL_OFFSET_TABLE_+4), reg;  \
57         add     %o7, reg, reg
58 #endif
59
60 #if defined(__arch64__)
61
62 # define SPARC_LOAD_ADDRESS(SYM, reg)   \
63         setx    SYM, %o7, reg;
64 # define LDPTR          ldx
65 # define SIZE_T_CC      %xcc
66 # define STACK_FRAME    192
67 # define STACK_BIAS     2047
68
69 #else
70
71 # define SPARC_LOAD_ADDRESS(SYM, reg)   \
72         set     SYM, reg;
73 # define LDPTR          ld
74 # define SIZE_T_CC      %icc
75 # define STACK_FRAME    112
76 # define STACK_BIAS     0
77 # define SPARC_LOAD_ADDRESS_LEAF(SYM,reg,tmp) SPARC_LOAD_ADDRESS(SYM,reg)
78
79 #endif
80
81 #ifdef __PIC__
82 # undef SPARC_LOAD_ADDRESS
83 # undef SPARC_LOAD_ADDRESS_LEAF
84 # define SPARC_LOAD_ADDRESS(SYM, reg)   \
85         SPARC_SETUP_GOT_REG(reg);       \
86         sethi   %hi(SYM), %o7;          \
87         or      %o7, %lo(SYM), %o7;     \
88         LDPTR   [reg + %o7], reg;
89 #endif
90
91 #ifndef SPARC_LOAD_ADDRESS_LEAF
92 # define SPARC_LOAD_ADDRESS_LEAF(SYM, reg, tmp) \
93         mov     %o7, tmp;                       \
94         SPARC_LOAD_ADDRESS(SYM, reg)            \
95         mov     tmp, %o7;
96 #endif
97
98 #endif  /* __SPARC_ARCH_H__ */